<table cellspacing="0" cellpadding="0" border="0" ><tr><td valign="top" style="font: inherit;"><DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt">Hi Richard,<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /><o:p></o:p></SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt"> <o:p></o:p></SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt">The Spur problems may be due to the PCB, have you separated the Analog and Digital ground planes? My experience shows that this is extremely critical and especially so for <o:p></o:p></SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt">an SDR, as a minimum a four layer board with a dedicated power and gnd layers would be required.<o:p></o:p></SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt"> <o:p></o:p></SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt">The PLL RC values are defined differently for the AD9912 depending on the multiplier, this may also need looking into.<o:p></o:p></SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt"> <o:p></o:p></SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt">I can offer to make a four layer board, however, would suggest going the Hermes route and incorporating all functionality into a 100mm x 160mm card.</SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt"></SPAN> </DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt">I have just finished designing the alpha PCB for hermes, if you have a look at the GND plane layer (available in pdf on the wiki) the AGND and DGND have been kept separate with a star gnd connection right at the power supply jack. This is a must for PCBs which have both analog and digital circuitry.</SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt"> <o:p></o:p></SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt">Whether to go ahead with a tayloe mixer or is it worth experimenting with an H-Mode mixer is something I would really be interested in.</SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt"></SPAN> </DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt">73s,</SPAN></DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt"></SPAN> </DIV>
<DIV><SPAN style="FONT-FAMILY: 'Arial','sans-serif'; FONT-SIZE: 10pt">Tony<o:p></o:p></SPAN></DIV>
<DIV>
<DIV> </DIV>
<DIV>Dear all<BR>Phoenix is not yet dead but I have reached a frustrating impasse<BR>It seems that I cant solve the spur issues with the current board, though it does<BR>work.<BR>The spur amplitudes are quite "fixed" ie not affected by an "antenna" effect on<BR>clock lines <BR>They persist with the use of another clock source, so I dont think it is the DDS<BR>Some clock signals are visible eg the 3.072 MHz clock and harmonics<BR>I havent had the low noise 125MHz clock operational = it is probably better to do<BR>this on a separate board if anyone wants it <BR><BR>I suspect that I have to go to a multilayer board and at the same time correct a<BR>number of other issues <BR>It would also be useful to get a firm set of software files ie<BR>Ozy/Janus/PowerSDR/Phoenix object code as this has been a source of uncertainty<BR>for me <BR><BR>The current errata file is as follows:<BR><BR>AD9912 PLL circuit = not completed <BR>Need values for appropriate PLL
 multiplication <BR>Need to establish whether there should be a bypass to gnd <BR>at the power source to the PLL filter<BR>If not remove C48<BR><BR>Regulators U5 U7 U8 U9<BR>LK112S<BR>Pin 1 SHDN should be tied to Vin Pin 5<BR><BR>Footprints wrong size<BR>Inductors<BR>Tranformers T1 2 4 5 6 <BR>extend pads out <BR>Tantalums<BR><BR>QSE output amp<BR>+ and - inputs wrong = reverse<BR><BR>U10 <BR>LT1117D33TR = this is SO8 package <BR>Should be <BR>LT1117S33TR SOT-223<BR><BR>BOM/Organizer<BR>R70 is 1K<BR><BR>C101 10u ? correct<BR>Looks like ceramic<BR><BR>C105 C106 Electros = wrong footprint<BR><BR>L25-28 FB ?not on BOM <BR><BR>R80 0R not on BOM <BR><BR>U12 LT1451 DAC 5V part = change to LTC1452<BR>will run 3-5V<BR><BR>Janus uses phone size connector = switch to this from Ethernet style for Rx audio<BR>out P4<BR>But Janus connector does not have enough pins for balanced I/Q + GND<BR><BR>Unable to solve spur problem with current version of Phoenix<BR>Probably
 need power/ground planes with multilayer board<BR><BR>Receiver input LPF to remove images<BR><BR>Change low noise Osc circuit to same source as Mercury 122MHz<BR><BR>Add various pads for testpoints<BR>= DDS out to FPGA<BR>= Mixer LO<BR>= Audio out<BR> <BR>Some questions<BR><BR>(1) I have no experience with multilayer boards = how many layers, and what on<BR>each layer?<BR>(2) Who makes prototypes at a reasonable cost?<BR>(3) What issues should I look at when designing the layers? <BR>(4) Any other design issues with Phoenix?<BR>(5) Should I persist at all??<BR><BR>(I dont like to leave a project unfinished)<BR><BR>I would be grateful for views <BR><BR>Thanks <BR>Richard VK6BRO</DIV></DIV></td></tr></table><br>