Graham,<br><br>Now that's a great application I haven't thought of! It would be straight forward to time-align in increments of ~ 8 ns back at the main processing board. But I can envision phase shifting the 122.88M sampling clock in the RX modules to give a vernier effect. I'll first have to make sure that the SERDES transmit buffers in the Altera device support arbitrary phase relationships between RX and TX domains. It probably does. This deserves further thought. <br>
<br>Thanks,<br><br>-Ray Page<br>Georgetown, TX<br><br><br><br><div class="gmail_quote">On Fri, Jun 18, 2010 at 11:01 PM, Graham / KE9H <span dir="ltr"><<a href="mailto:KE9H@austin.rr.com">KE9H@austin.rr.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin: 0pt 0pt 0pt 0.8ex; border-left: 1px solid rgb(204, 204, 204); padding-left: 1ex;">Ray:<br>
<br>
Please allow some thought for accurate clock distribution in the system, and time adjustment,<br>
so multiple boards of whatever the end product looks like, at the end of various lengths of fiber,<br>
can be timed/time-synced to a few nanoseconds and used in an HF phased array.<br>
<br>
--- Graham / KE9H<br>
<br>
==<br></blockquote></div><br>