Actually, so long as you prevent overload,  the act of filtering and downsampling increases the dynamic range so your statement needs to be clarified by the TARGET sample rate after the Filtering/Decimation/DDC stages and whether or not the design(s) allow for the processing gain.  <div>

<br></div><div>Consider:<br><div><br></div><div>75,000,000/192,000   (for example) is quite a bit of processing gain  <<<  SO LONG AS THE ACCUMULATORS IN THE FILTERS IN THE DOWNSAMPLING STAGES ARE LARGE ENOUGH TO INCLUDE THE INCREASED DYNAMIC RANGE AT EACH STAGE OF FILTERING AND DECIMATION >>></div>

<div><br></div><div>Your comments on alias are spot on.</div><div><br></div><div>Bob</div><div>N4HY</div><div> <br><br><div class="gmail_quote">On Thu, Jan 19, 2012 at 9:25 PM, Phil Harman <span dir="ltr"><<a href="mailto:phil@pharman.org">phil@pharman.org</a>></span> wrote:<br>

<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">***** High Performance Software Defined Radio Discussion List *****<br>
<br>
There are a number of 'single chip' DDC SDR designs starting to appear on<br>
the market.  These incorporate the digital front end of a DDC in a single<br>
IC and follow the<br>
<br>
ADC > NCO > CIC > FIR<br>
<br>
architecture that we use in Mercury and Hermes.<br>
<br>
Examples of these ICs are the LM97593 and AFE8220-Q1. Both these chips<br>
incorporate dual DDCs which is a very nice feature.<br>
<br>
These chips are intended to be used primarily in Cell site base stations<br>
which have lesser requirements in relation to dynamic range and alias<br>
rejection than a high performance HF receiver.<br>
<br>
For example the LM97593 uses a 4th order CIC filter. This means that the<br>
first alias will only be 45dB down if a 64.512MHz clock is used for a<br>
final sampling rate of 192kHz. Once an alias signal has been generated it<br>
can't be removed using the subsequent FIR filters.<br>
<br>
Recent measurements on an SDR using this chip confirm this figure.<br>
<br>
The AFE8220-Q1 uses a 5 stage CIC filter and can sample at 75MHz which<br>
will improve the alias rejection.  However, it only provides a 16 bit<br>
output which limits the dynamic range to 96dB. This figure has to include<br>
any band noise so will be 10 to 20dB less in practice.<br>
<br>
There will be applications where such chips are very useful but just be<br>
aware of the limitations before building using these chips or purchasing<br>
ready built boards on eBay.<br>
<br>
Hopefully future generations of these ICs will be more suited to high<br>
performance HF receiver construction.<br>
<br>
On a more positive note, the new AD9253 Quad ADC could form the basis of a<br>
4 receiver version of Mercury.<br>
<br>
73 Phil...VK6APH<br>
<br>
<br>
<br>
<br>
_______________________________________________<br>
HPSDR Discussion List<br>
To post msg: <a href="mailto:hpsdr@openhpsdr.org">hpsdr@openhpsdr.org</a><br>
Subscription help: <a href="http://lists.openhpsdr.org/listinfo.cgi/hpsdr-openhpsdr.org" target="_blank">http://lists.openhpsdr.org/listinfo.cgi/hpsdr-openhpsdr.org</a><br>
HPSDR web page: <a href="http://openhpsdr.org" target="_blank">http://openhpsdr.org</a><br>
Archives: <a href="http://lists.openhpsdr.org/pipermail/hpsdr-openhpsdr.org/" target="_blank">http://lists.openhpsdr.org/pipermail/hpsdr-openhpsdr.org/</a><br>
</blockquote></div><br><br clear="all"><div><br></div>-- <br>Bob McGwier<div>Facebook: N4HYBob<br><div>ARS: N4HY<br><div><div><br></div></div></div></div><br>
</div></div>