Hi all,<br><div>I am not familiar with Verilog but is it possible to implement Iambic keyer like this in Metis? Would that resolve latency problem with CW?  </div><div><br></div><div>Regards,<br clear="all"><div>Boris</div>

<div>9A5ATY</div>-- <br>BNJ<br>
</div>