<div dir="ltr">There are two configurations to consider:<div><br></div><div>1. Key or paddle plugged into the PC and using VAC for audio. In this case it should be possible, at least for ASIO-equipped users and the impending lower latency code, to have reasonable latency on sidetone sourced from PowerSDR mRX.</div><div><br></div><div>2. Key or paddle plugged into the radio, but audio coming from VAC. This seems less likely to be possible.</div><div><br></div><div>73,</div><div><br></div><div>Scott</div><div><br><div class="gmail_extra"><br><div class="gmail_quote">On Thu, May 5, 2016 at 10:13 AM, Bryan Rambo <span dir="ltr"><<a href="mailto:bryanr@bometals.com" target="_blank">bryanr@bometals.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">With VAC RX latency now clipping along at 14ms, it might be time to revisit<br>
it's use with CW sidetone?<br>
<br>
-----Original Message-----<br>
From: Hpsdr [mailto:<a href="mailto:hpsdr-bounces@lists.openhpsdr.org" target="_blank">hpsdr-bounces@lists.openhpsdr.org</a>] On Behalf Of Joe<br>
Martin<br>
Sent: Thursday, May 05, 2016 9:27 AM<br>
To: Scott Traurig<br>
Cc: <a href="mailto:melm@reliable.net" target="_blank">melm@reliable.net</a>> <<a href="mailto:melm@reliable.net" target="_blank">melm@reliable.net</a>; hpsdr<br>
Subject: Re: [hpsdr] CW sidetone through speakers on PC instead of<br>
Headphoneon ANAN SDR<br>
<br>
***** High Performance Software Defined Radio Discussion List *****<br>
<br>
After examining the current USB protocol document (v1.58) and the Orion<br>
Verilog firmware design as a typical example of firmware I see that the<br>
option to use FPGA-generated CW or PC-generated CW is available on the<br>
current protocol as welll as the new protocol.  I thought it was!<br>
<br>
In the current protocol the feature switching is accomplished via bit[0] of<br>
C1 from the PC when C0 = 0001_111x.  But in my cursory examination of the<br>
HPSDR PowerSDR menus I don't find an explicit control option in HPSDR<br>
PowerSDR to use use that bit.  It's possibler that I'm not looking in the<br>
right place in HPSDR PowerSDR for the control?  I haven't dug through the<br>
source code for HPSDR PowerSDR to look for the thing there as it's use with<br>
VAC for monitoring CW is impractical anyway.<br>
<br>
Anyway, I thought I'd mention that the switching feature that was mentioned<br>
in this thread is actually provided in the current protocol document and it<br>
is in fact coded and supported in the firmware designs regardless of whether<br>
it happens to be implemented in any user interface controls in the current<br>
HPSDR PowerSDR software or not.<br>
<br>
73, Joe K5SO<br>
<br>
On May 4, 2016, at 10:00 PM, Joe Martin wrote:<br>
<br>
> ***** High Performance Software Defined Radio Discussion List *****<br>
><br>
> Well, Scott, after examining the current HPSDR PowerSDR software I don't<br>
see that option either.  In fact, I'm having difficulty getting the VAC1 to<br>
even work on my machine with the current software/firmware.  I remember<br>
being able to monitor CW via VAC1 in earlier versions but perhaps that is no<br>
longer possible.  I know there has been a lot of work on the VAC code in<br>
HPSDR PowerSDR since I used it in previous versions of HPSDR PowerSDR.<br>
><br>
> The ability to disable internal (to the FPGA) CW generation does exist in<br>
the presently not-released new protocol via the Transmitter-Specific port<br>
command packet protocol (byte 5, bit 1), so I seem to have been confused<br>
about that also being in the current-protocol when I sent my comment.<br>
Confusing new and old protocol features is a hazard of working on both<br>
simultaneously, I apologize for that.<br>
><br>
> As I stated earlier though, and it's still true, VAC is not a viable<br>
option for monitoring CW with HPSDR PowerSDR due to the inherent latency of<br>
the VAC paths.<br>
><br>
> 73, Joe K5SO<br>
><br>
><br>
> On May 4, 2016, at 8:22 PM, Scott Traurig wrote:<br>
><br>
>> Where is that option in the setup, BTW?<br>
>><br>
>> 73,<br>
>><br>
>> Scott<br>
>><br>
>> On Wed, May 4, 2016 at 10:12 PM, Joe Martin <<a href="mailto:k5so@k5so.com" target="_blank">k5so@k5so.com</a>> wrote:<br>
>> It can be done if you disable FPGA CW generation (i.e., select the option<br>
to generate the CW in the PC rather than in the FPGA) but as a practical<br>
matter it's a moot point due to the latency involved with VAC.<br>
>><br>
>> 73, Joe K5SO<br>
><br>
> _______________________________________________<br>
> HPSDR Discussion List<br>
> To post msg: <a href="mailto:hpsdr@openhpsdr.org" target="_blank">hpsdr@openhpsdr.org</a><br>
> Subscription help:<br>
<a href="http://lists.openhpsdr.org/listinfo.cgi/hpsdr-openhpsdr.org" rel="noreferrer" target="_blank">http://lists.openhpsdr.org/listinfo.cgi/hpsdr-openhpsdr.org</a><br>
> HPSDR web page: <a href="http://openhpsdr.org" rel="noreferrer" target="_blank">http://openhpsdr.org</a><br>
> Archives: <a href="http://lists.openhpsdr.org/pipermail/hpsdr-openhpsdr.org/" rel="noreferrer" target="_blank">http://lists.openhpsdr.org/pipermail/hpsdr-openhpsdr.org/</a><br>
><br>
<br>
_______________________________________________<br>
HPSDR Discussion List<br>
To post msg: <a href="mailto:hpsdr@openhpsdr.org" target="_blank">hpsdr@openhpsdr.org</a><br>
Subscription help:<br>
<a href="http://lists.openhpsdr.org/listinfo.cgi/hpsdr-openhpsdr.org" rel="noreferrer" target="_blank">http://lists.openhpsdr.org/listinfo.cgi/hpsdr-openhpsdr.org</a><br>
HPSDR web page: <a href="http://openhpsdr.org" rel="noreferrer" target="_blank">http://openhpsdr.org</a><br>
Archives: <a href="http://lists.openhpsdr.org/pipermail/hpsdr-openhpsdr.org/" rel="noreferrer" target="_blank">http://lists.openhpsdr.org/pipermail/hpsdr-openhpsdr.org/</a><br>
<br>
<br>
</blockquote></div><br></div></div></div>